Рассмотрены принципы и методика проектирования устройств обработки информации, в том числе с применением языка VHDL и его расширения. Средств ввода/вывода занимается организация JEDEC (Joint Electron Device Engineering Council).75 В. HSTL (High Speed Transceiver Logic) классов 1 и 2. A video explaining UART-receiving operation Возможность бесплатно смотреть и скачать сотни тысяч Видео Роликов: Клипы Приколы Драки Аварии Спорт Comedy Трейлеры и многие другие бесплатные Видео.
1 ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ Федеральное государственное образовательное учреждение высшего и профессионального образования Сибирский федеральный университет Политехнический институт Красноярск, 2 Рыбин А. Масальский Г. Микропроцессорная техника в мехатронике и робототехнике ЭМФ Красноярск, 3 УДК ББК О-75 Электронный учебно-методический комплекс по дисциплине «Микропроцессорная техника в мехатронике и робототехнике» подготовлен в рамках инновационной образовательной программы «Инновационно-образовательный центр технологий поддержки жизненного цикла и качества продукции», реализованной в ФГОУ ВПО СФУ в 2007 г. Рецензенты: О-75 Микропроцессорная техника в мехатронике и робототехнике. Презентационные материалы. Версия 1.0 Электронный ресурс: наглядное пособие /А. Рыбин (тел, ), Г.
Программное обеспечение SystemVue представляет собой специализированную среду САПР, предназначенную для проектирования электронных устройств на системном уровне. САПР SystemVue позволяет системным инженерам и разработчикам алгоритмов оптимизировать физический уровень (PHY).
Масальский, Ю. Красноярск: ИПК СФУ, (Микропроцессорная техника в мехатронике и робототехнике: УМКД / рук. Коллектива Г. Требования: Intel Pentium (или аналогичный процессор других производителей) 1 ГГц; 256 Мб оперативной памяти; 17 Мб свободного дискового пространства; привод DVD. ISBN Настоящий ресурс является частью электронного учебно-методического комплекса по дисциплине «Микропроцессорная техника в мехатронике и робототехнике», включающего учебную программу, методические указания по лабораторным работам, курсовому проектированию и самостоятельной работе студентов, контрольно-измерительные материалы, а также организационно-методические указания. Представлена презентация (в виде слайдов) теоретического курса «Микропроцессорная техника в мехатронике и робототехнике».
Предназначено для студентов, изучающих вопросы автоматизации на базе микропроцессорной техники. ISBN Сибирский федеральный университет, 2008 Содержимое ресурса охраняется законом об авторском праве.
Несанкционированное копирование и использование данного продукта запрещается. Встречающиеся названия программного обеспечения, изделий, устройств или систем могут являться зарегистрированными товарными знаками тех или иных фирм. К использованию Объем 17 Мб Красноярск: СФУ, Красноярск, пр. Свободный, 79 3. 4 Cтруктура лекционного курса Модуль 1. Основы архитектуры микропроцессорных устройств Раздел 1. Архитектура устройства управления Тема 1.
Определение основных терминов Тема 2. Общие принципы организации микро-эвм Раздел 2. Архитектура центрального процессора Тема 3. Принципы организации микропроцессора Тема 4.
Микропроцессор 8080 Раздел 3. Основная память и интерфейсы внешних устройств Тема 5. Запоминающие устройства Тема 6. Принципы организации интерфейсов внешних устройств Модуль 2. Организация микропроцессорного управления Раздел 4. Механизм прерываний в микро-эвм Тема 7.
Принципы построения механизма прерываний Тема 8. Контроллер прерываний 8259 Раздел 5. Типовые интерфейсы Тема 9.
Таймер-счѐтчик Тема 10. Интерфейс параллельного ввода/вывода Тема 11. Интерфейсы последовательного обмена 4 5 Cтруктура лекционного курса (продолжение) Модуль 2. Организация микропроцессорного управления Раздел 6. Основы однокристальных микроконтроллеров Тема 12.
Общий обзор микроконтроллеров Тема 13. Микроконтроллер CISC архитектуры 8051 Тема 14. Микроконтроллер RISC архитектуры типа AVR Модуль 3.
Средства микропроцессорного управления и инструментальные средства Раздел 7. Однокристальные микроконтроллеры Тема 15. Микроконтроллеры PIC Тема 16. Микроконтроллеры NEC Раздел 8.
Средства автоматизации проектирования Тема 17. Пакеты для разработки аппаратных средств микропроцессорных устройств Тема 18. Средства поддержки разработки программного обеспечения Раздел 9. Организация последовательной связи Тема 19.
Организация каналов связи для локальных сетей 5 6 Раздел 1. Архитектура устройства управления Содержание раздела Тема 1. Определение основных терминов Тема 2. Общие принципы организации микро-эвм Микропроцессор Основная память Интерфейсы внешних устройств Шина 6 7 Тема 1.
Определение основных терминов 7 8 Микро-ЭВМ (микрокомпьютер) ЭВМ малых размеров, созданная на базе микропроцессоров (микропроцессорная ЭВМ). Микропроцессор одна или несколько больших интегральных схем, выполняющих функции процессора. Процессор это устройство или функциональная часть ЭВМ, предназначенная для интерпретации программы. Интерпретация программы это последовательная трансляция и выполнение команд программы. Трансляция команды преобразование процессором команды от исходного представления к другому эквивалентному представлению.
В ходе трансляции команда преобразуется в последовательность микрокоманд, которые при выполнении команды управляют действиями процессора на сигнальном (физическом) уровне. Определение основных терминов 8. 9 Архитектура ЭВМ это абстрактное представление ЭВМ, отражающее все основные стороны её аппаратной и программной организации.
Понятие архитектуры является комплексным и включает в себя: структуру ЭВМ; способы доступа к элементам ЭВМ; организацию и разрядность интерфейсов; состав и доступность регистров; организацию и способы адресации памяти; способы представления и форматы данных ЭВМ; набор и форматы машинных команд; организацию отработки нештатных ситуаций; организацию отработки внешних событий. Определение основных терминов 9 10 Библиографический список к теме 1 1.
Основы микропроцессорной техники / Новиков Ю.В., Скоробогатов П.К. / М.: ИНТУИТ. Першиков В.И., Савинков В.М. Толковый словарь по информатике.- М: Финансы и статистика,. Толковый словарь по вычислительным системам/под ред. В.Иллингуорта и др.: Пер.
Белоцкого и др.; Под ред. М.: Машиностроение,. Определение основных терминов 10 11 Тема 2.
Общие принципы организации микро-эвм 11. 14 Схема Шинный формирователь 8286 Режимы OE T Режим 1 0 Нет передачи 1 1 Нет передачи 0 1 Передача от шины A на шину B 0 0 Передача от шины B на шину A Диаграммы Общие принципы организации микро-эвм 14 15 Библиографический список к теме 2 1. Основы микропроцессорной техники / Новиков Ю.В., Скоробогатов П.К. / М.: ИНТУИТ. Схемотехника электронных систем. Микропроцессоры и микроконтроллеры./ В. СПб.: БВХ-Петербург,.
Управляющие и вычислительные устройства робототехнических комплексов на базе микроэвм: Учебное пособие для техн. Рассадкин и др.; Под ред. Хилбурн Дж., Джулич П. Микропроцессоры и микро-эвм. Гивоне Д., Россер Р. Микропроцессоры и микрокомпьютеры.
Вводный курс. Общие принципы организации микро-эвм 15 16 Раздел 2. Архитектура центрального процессора Содержание раздела Тема 3. Принципы организации микропроцессора Структура Стек процессора Алгоритм работы процессора Управление прерываниями Управление прямым доступом Архитектурные принципы и типы архитектур микро-эвм Классификация микропроцессоров Тема 4. Микропроцессор 8080 Архитектурные особенности Структура Блок регистров Блок синхронизации и управления Состояния микропроцессора Типовые машинные циклы 16 17 Тема 3.
19 Пример работы стека процессора 8080 Принципы организации микропроцессора 19 20 Блок-схема алгоритма работы микропроцессора 1 Начало PC 0 Сразу после сброса программный счѐтчик обнуляется 2 IR M(PC) В регистр команд из памяти, указанной PC читается код команды 3 DCIR Дешифрация команды: определение N количества байтов в составе команды; J признака команды ветвления (J =1 ) + 4 N=1 5 LDIR В команде только один байт? Чтение оставшихся N-1 байтов команды из следующих по порядку ячеек памяти Формирование в програмном счѐтчике адреса следующей команды + 6 J=1 Признак обнаружения команды ветвления установлен? 8 PC AdrJ 7 PC PC+N Новый адрес зависит от длины текущей команды Адрес ветвления ADRJ, определѐнный в команде помещается в PC 9 EXEIR Выполнение текущей команды 10 IR M(PC) В регистр команд из памяти, указанной PC читается код следующей команды. 25 Структурая схема микросхемы процессора 8080 Микропроцессор 26 Структурная схема микропроцессора 8080 Микропроцессор 27 Внутренняя шина данных (8) (8) Регистр признаков FR микропроцессора 8080 FR (8) DAA A (8) R a (8) R b (8) (8) (8) Арифметическологическое устройство Биты D7 D6 D5 D4 D3 D2 D1 D0 Обозн S Z 0 AC 0 P 1 CY (8) Блок арифметическо-логических операций Sign Zero CarrY Add Carry Parity Знак результата: '1' минус; '0' плюс. Знаком двоичного числа принято считать (как в схемотехнике цифроаналогового преобразования) значение старшего бита этого числа. Поэтому в бит S просто копируется старший бит результата операции, выполняемой процессором. Нулевой результат: да '1'; нет '0'.
В этот бит помещается перенос из старшего разряда аккумулятора при сложении или из него берѐтся заѐм в старший разряд аккумулятора при вычитании: '1' есть перенос или заѐм: '1' нет. Дополнительный перенос то же что и Carry, но для границы полубайтов результата операции (биты D3 и D4). Паритет (чѐтность) для числа, показывающего количество битов равных '1' в составе байта результата: чѐтное (Even) '1'; нечѐтное (Odd) 0. Микропроцессор 28 Алгоритм выполнения десятичной коррекции схемой DAA Начало + 1 AL9 Младшая цифра аккумулятора AL больше 9?
AC=1 Бит дополнительного переноса установлен? A A AH9 Старшая цифра аккумулятора AH больше 9? - 6 A A+60h + 5 CY=1 - Бит переноса установлен? Конец Микропроцессор 29 Импульсы тактирования процессора 8080 Микропроцессор. 32 Анализ готовности при чтении памяти Микропроцессор 33 бита Обозн. Назначение 0 INTA Подтверждение прерывания 1 Запись в память или вывод в регистр интерфейса 2 STACK Обращение к стеку 3 HLTA Подтверждение останова 4 OUT Вывод в порт (регистр интерфейса) 5 M1 М1 прием из памяти первого байта команды 6 INP Ввод из порта (регистра интерфейса) 7 MEMR Чтение из памяти Типы машинных циклов значения слова состояния PSW процессора 8080 Тип W / O Формат слова состояния PSW W / O MEMR INP M1 OUT HLTA STACK INTA Выбор команды Чтение памяти Запись в память Чтение стека Запись в стек Ввод из порта Вывод в порт Прерывание Останов Прерывание из ост-ва Микропроцессор.
39 Временные диаграммы сигналов машинного цикла прерывания Микропроцессор 40 Библиографический список к теме 4 1. Цифровая схемотехника: Учеб. Пособие для вузов.
СПб.: БВХ-Петербург,. Пухальский Г. Проектирование микропроцессорных устройств: Учебное пособие для вузов.
Управляющие и вычислительные устройства робототехнических комплексов на базе микро-эвм: Учебное пособие для техн. С.Медведев, Г. Рассадкин и др.; Под ред. Программное обеспечение микропроцессорных систем.
М.: Энергоатомиздат,. М., Сташин В. Основы проектирования микропроцессорных устройств автоматики. М.: Энергоатомиздат,.
Левенталь Л., Сэйвилл У. Программирование на языке ассемблера для микропроцессоров 8080 и 8085: Пер. М.: Радио и связь,.
П., Пузанков Д. Микропроцессоры и микропроцессорные системы. М.: Радио и связь,. Микропроцессор 41 Раздел 3.
Основная память и интерфейсы внешних устройств Содержание раздела Тема 5. Запоминающие устройства Иерархическая структура памяти микро-эвм Основные параметры запоминающих устройств Входные и выходные сигналы запоминающих устройств Классификация запоминающих устройств микро-эвм Основные структуры микросхем памяти Постоянные запоминающие устройства Статические оперативные запоминающие устройства Динамические оперативные запоминающие устройства Тема 6. Принципы организации интерфейсов внешних устройств Общая характеристика внешних устройств и интерфейсов Программный обмен Обмен по прерываниям Обмен в режиме прямого доступа 41 42 Тема 5. Hitmanpro trial reset.
Запоминающие устройства 42. 59 Управление питанием на основе микросхемы MAX703 Структура микросхемы Корпус микросхемы Микросхема MAX703 в составе микро-эвм Запоминающие устройства 59 60 Структура типичной микросхемы NV-SRAM Матрица EEPROM +5В Общий Дешифратор строки Матрица SRAM 128 строк х 64 х 8 столбцов Сохранить Вернуть Управление питанием Конденсатор Входной буфер Входы/выходы Дешифратор столбца Управление сохранением/ восстановлением Обнаружение ПрО Разрешение выхода Выбор микросхемы Разрешение записи Запоминающие устройства 60 61 Запоминающие элементы DRAM Запоминающие устройства 61.
62 Структура микросхемы DRAM Запоминающие устройства 62 63 Библиографический список к теме 5 1. Цифровая схемотехника: Учеб. Пособие для вузов. СПб.: БВХ-Петербург,.
Схемотехника электронных систем. Микропроцессоры и микроконтроллеры./ В. СПб.: БВХ-Петербург,. Пухальский Г. Проектирование микропроцессорных устройств: Учебное пособие для вузов. Лю Ю-Чжен, Гибсон Г. Микропроцессоры семейства 8086/8088.
Архитектура, программирование и проектирование микрокомпьютерных систем: / Пер. М.: Радио и связь,. Полупроводниковые БИС запоминающих устройств: Справочник.
Баранов и др.; Под ред. Гордонова и Ю.Н.Дьякова М.: Радио и связь,.
Запоминающие устройства 63 64 Тема 6. 72 Средства механизма прерываний по вектору Принципы построения механизма прерываний 72 73 Централизованный механизм управления прерываниями Принципы построения механизма прерываний 73 74 Библиографический список к теме 7 1. Цифровая схемотехника: Учеб. Пособие для вузов. СПб.: БВХ-Петербург,. Пухальский Г. Проектирование микропроцессорных устройств: Учебное пособие для вузов.
Лю Ю-Чжен, Гибсон Г. Микропроцессоры семейства 8086/8088. Архитектура, программирование и проектирование микрокомпьютерных систем: / Пер. М.: Радио и связь,. Управляющие и вычислительные устройства робототехнических комплексов на базе микроэвм: Учебное пособие для техн. Рассадкин и др.; Под ред.
Принципы построения механизма прерываний 74 75 Тема 8. Контроллер прерываний. 85 Каскадное включение контроллеров прерываний Контроллер прерываний 86 Формат регистра команды инициализации ICW1 A 0 Регистр ICW1 D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 0 A 7 A 6 A 5 1 LTIM ADI SNGL IC4 Адресация регистра ICW1 Биты адреса Adr для вектора прерывания (команда CALL Adr) Выбор режима реакции на запросы для регистра запросов: 1 уровень; 0 фронт. Интервал для области векторов: 1 4-байтный; 0 8-байтный. 120 Организация ввода/вывода в режиме 2 Интерфейс параллельного ввода/вывода 120 121 Библиографический список к теме A Programmable Peripheral Interface: Data Sheet. Order Number: Intel Corporation: pages. Цифровая схемотехника: Учеб.
Пособие для вузов. СПб.: БВХ-Петербург,. Пухальский Г. Проектирование микропроцессорных устройств: Учебное пособие для вузов. Схемотехника электронных систем. Микропроцессоры и микроконтроллеры./ В. СПб.: БВХ-Петербург,.
Лю Ю-Чжен, Гибсон Г. Микропроцессоры семейства 8086/8088. Архитектура, программирование и проектирование микрокомпьютерных систем: / Пер.
М.: Радио и связь,. Управляющие и вычислительные устройства робототехнических комплексов на базе микроэвм: Учебное пособие для техн. Рассадкин и др.; Под ред. Интерфейс параллельного ввода/вывода 121 122 Тема 11. Интерфейсы последовательного обмена 122. 139 Исходное значение SCLK=0 CPOL=0 CPOL=1 Исходное значение SCLK=1 SCLK SCLK SS Варианты режимов работы интерфейса SPI Чтение данных Цикл CPHA=0 MISO MOSI Изменение данных Цикл CPHA=1 MISO MOSI Интерфейсы последовательного обмена 139 140 Сигналы интерфейса JTAG SPI JTAG Назначение SCLK MISO MOSI TCK TDI TDO (Test ClocK) Тактирование (Test Data In) Ввод данных и команд (Test Data Out) Вывод данных, команд, состояния SS TMS (Test Mode Select) Выбор режима передачи TRST (Test ReSeT) Сброс в исходное состояние логики управления тестированием (опция) Интерфейсы последовательного обмена 140.
157 Подключение внешней памяти данных Микроконтроллер CISC архитектуры 158 Верхние 128 байт Нижние 128 байт FFh 80h 7Fh 0 Области внутренней памяти данных Доступна только при косвенной адресации Доступна как при прямой так и при косвенной адресации Доступна только при прямой адресации FFh 80h Пространство регистров специальных функций (SFR): порты; биты управления и состояния; регистры таймера; указатель стека SP; аккумулятор и т.д. Микроконтроллер CISC архитектуры 159 Верхние 128 байт внутренней RAM Области внутренней памяти данных FFh Нет побитной адресации FFh Пространство SFR Нижние128 байт внутренней RAM 80h 7Fh Только косвенная адресация Рекомендуется для размещения стека Отсутствует в модели 8051 B0h B0h A0h 90h ACC Порт 3 Порт 2 Порт 1 Порты, отображаемые в регистрах SFR Регистры с адресами, оканчивающимися на 0 или 8h являются побитно-адресуемыми: выводы портов; аккумулятор (ACC); PSW; и т.д. 173 Источники прерываний для 8051 Микроконтроллер CISC архитектуры 174 Формат регистра разрешения прерываний IE для 8051 Регистр разрешения прерываний (Interrupt Enable) IE7 IE6 IE5 IE4 IE3 IE2 IE1 IE0 EA ES ET1 EX1 ET0 EX0 Резерв для расширения Запрет всех прерываний. Если EA = 0, то прерывания не подтверждаются. Если EA = 1, то каждый источник прерывания может быть индивидуально разрешѐн или запрещѐн посредством установки или сброса своего бита. 183 Таймер/счѐтчик 0 в режиме 3: два 8-разрядных Микроконтроллер CISC архитектуры 184 Регистр управления контроллером последовательной связи Регистр управления последовательной связью SCON (Serial Port Control Register) SCON7 SCON6 SCON5 SCON4 SCON3 SCON2 SCON1 SCON0 SM0 SM1 SM2 REN TB8 RB8 TI RI SM SM Режим последовательной связи (Serial Mode) Сдвиговый регистр. Скорость f osc /12 8-разрядный UART.
Скорость изменяемая 9-разрядный UART. Скорость f osc /64 или f osc /32 9-разрядный UART. Скорость изменяемая SM2 разрешение возможности многопроцессорной коммуникации в режимах 2 и 3. Если бит SM2 установлен в 1 в режиме 2 или 3, то флаг прерывания приѐмника RI активизируется, если полученный девятый бит данных (RB8) установлен в 0. Если бит SM2 установлен в 1 в режиме 1, то флаг прерывания приѐмника RI не активизируется, если не был получен корректный стоп- бит.
В режиме 0 бит SM2 должен быть равен 0. REN (Reception Enable) программно определяемый флаг разрешения последовательного приѐма 1 0 Приѐм разрешѐн Приѐм запрещѐн RB8 (Received Bit 8) девятый принятый бит данных в режимах 2 и 3. В режиме 1, если SM2=0, то RB8 стоп-бит, который был принят. В режиме 0 бит RB8 не используется. TB8 (Transmitted Bit 8) девятый переданный бит данных в режимах 2 и 3.
Устанавливается или сбрасывается программно, в зависимости от требуемого значения. TI (Transmit Interrupt) аппаратно устанавливаемый и программно сбрасываемый флаг прерывания от последовательного передатчика Во время последовательной передачи: конец интервала передачи восьмого бита в режиме 0 или начало интервала стоп-бита в других режимах. В подпрограмме обслуживания: когда можно продолжать передачу RI (Receive Interrupt) аппаратно устанавливаемый и программно сбрасываемый флаг прерывания от последовательного приѐмника. Во время последовательного приѐма: конец интервала приѐма восьмого бита в режиме 0 или середина интервала стоп-бита в других режимах (исключения см. В подпрограмме обслуживания: когда можно продолжать приѐм.
Микроконтроллер CISC архитектуры 185 Бодовая скорость Получение стандартных значений бодовых скоростей f osc, МГц SMOD C/ T Таймер Режим Загружаемое значение Режим 0 max: 1 МГц 12 X X X X Режим 2 max: 375 К 12 1 X X X Режимы 1, 3: 62,5 К FFh 19,2 К 11, FDh 9,6 К 11, FDh 4,8 К 11, FAh 2,4 К 11, F4h 1,2 К 11, E8h 137,5 11, Dh h FEEBh Микроконтроллер CISC архитектуры. 189 Функциональная схема контроллера последовательной связи в режиме 1 Микроконтроллер CISC архитектуры 190 Диаграммы передачи при последовательной связи в режиме 1 TX CLOCK Write to SBUF DATA SEND S1P1 SHIFT TxD D0 D1 D2 D3 D4 D5 D6 D7 Стартбит Стопбит TI Микроконтроллер CISC архитектуры 191 Диаграммы приѐма при последовательной связи в режиме 1 RX CLOCK Сброс делителя на 16 RxD D0 D1 D2 D3 D4 D5 D6 D7 Стартбит Стопбит Такты выборки детектора бита SHIFT RI Состояния 7, 8 и 9 Битовый интервал (16 состояний) Микроконтроллер CISC архитектуры. 198 PDIP-корпус микроконтроллера AT90S8515 Микроконтроллер RISC архитектуры типа AVR 198 199 AVR (тактирование внутренним синхрогенератором) Синхрогенератор XTAL1 R2 R1 G С1 30 пф GND OSC С2 30 пф XTAL2 Внутреннее тактирование System Clock 0 Кристалл кварца или керамический резонатор Способы тактирования микроконтроллера AT90S8515 AVR (тактирование внешним синхросигналом) Синхрогенератор XTAL1 R2 R1 Внешний синхросигнал OSC GND Внутреннее тактирование System Clock 0 XTAL2 Не используется Микроконтроллер RISC архитектуры типа AVR 199.
200 Архитектура микроконтроллера AT90S8515 Микроконтроллер RISC архитектуры типа AVR 200 201 Карта памяти микроконтроллера AT90S8515 Память программ Память данных FLASH память программ (4К x 16) $ регистра общего назначения 64 регистра интерфейсов ввода/вывода $0000 $001F $0020 EEPROM (512 x 8) $000 $005F $0060 $1FF $FFF Внутреняя SRAM (512 x 8) $025F $0260 Внешняя память данных (0 64К x 8) $FFFF Микроконтроллер RISC архитектуры типа AVR 201 202 Пространство памяти рабочих регистров микроконтроллера AT90S Адрес 32 регистра общего назначения R0 $00 R1 R2. R13 R14 R15 R16 R17 R18. R26 R27 R28 R29 R30 R31 $01 $02. $0D $0E $0F $10 $11 $12. $1A $1B $1C $1D $1E $1F Младший байт регистра X Старший байт регистра X Младший байт регистра Y Старший байт регистра Y Младший байт регистра Z Старший байт регистра Z Микроконтроллер RISC архитектуры типа AVR 202 203 Адресные указатели Регистр X Регистр Y Регистр Z R26 ($1B) R29 ($1D) R31 ($1F) R27 ($1A) R28 ($1C) R30 ($1F) Микроконтроллер RISC архитектуры типа AVR 203 204 Регистровый файл R0 R1 R2. R29 R30 R31 Регистры интерфейсов ввода/вывода $00 $01 $02. $3D $3E $3F Организация памяти данных SRAM микроконтроллера AT90S8515 Пространство адресов памяти данных $0000 $0001 $ $001D $001E $001F $0020 $0021 $ $005D $005E $005F Внутренняя SRAM $0060 $ $025E $025F Внешняя память данных $0260 $ $FFFE $FFFF Микроконтроллер RISC архитектуры типа AVR 204.
218 Особенности большинства микроконтроллеров PIC Возможность выбора различных конфигураций во время программирования. Возможность работы с различными тактовыми генераторами (в том числе использование контура фазовой подстройки частоты, ФАПЧ). Сопряжение с различными схемами формирования сигнала сброса (в том числе формирование сигнала сброса внутри микроконтроллера). Широкий спектр возможностей ввода/вывода, в том числе: ввод-вывод сигналов большой мощности; выходы с открытым коллектором (ОК); последовательный ввод/вывод с использованием кода NRZ (кодирование без возвращения к нулю); синхронный последовательный порт ввода/вывода; аналоговый вход с компараторами или АЦП. Многократно программируемая встроенная память (Flash) для хранения программ и данных. Встроенные таймеры/счётчики с возможностью настройки режимов их работы.
Одновекторная система прерываний, настраиваемая на работу с различными источниками запросов (некоторые микроконтроллеры PIC поддерживают несколько векторов прерываний). Микроконтроллеры PIC 218 219 Семейств о Старшее PIC17Cxx PIC18C/Fxx2 Команды Разрядность 16 бит Разрядность 16 бит Регистры x16 Характеристики семейств микроконтроллеров PIC Характеристики 1. Внешняя шина/параллельный порт 2. Архитектура, отличающаяся от остальных микроконтроллеров PIC 3.
Расширенная система команд, индексная адресация 4. Небольшое количество модификаций 5. Несколько векторов прерываний 6. Три таймера 7. Работают на частоте до 33 МГц 8. Поддерживают расширенные возможности ввода/вывода 9. Не имеют Flash-памяти программ 10.
Программируются только в параллельном режиме; поддерживают режим самопрограммирования (self-programming) 1. Улучшенная архитектура, основанная на архитектуре среднего семейства 2. Могут адресовать до 2 Мб памяти программ, до 4 Кб памяти данных 3. В скором времени полностью заменят микроконтроллеры среднего семейства 4.
Расширенная система команд, индексная адресация 5. Один вектор прерывания, программирование приоритетов источников запроса 6. Расширенные возможности ввода/вывода, аналогичные микроконтроллерам среднего семейства 7. Работают на частоте до 40 МГц (тактовый генератор на 10 МГц и ФАПЧ для умножения частоты) 8. Имеют Flash-память программ 9.
Поддерживают внутрисхемное программирование в последовательном коде и самопрограммирование (self-programming) Микроконтроллеры PIC 219 220 Семейство Младшее Среднее Команды Разрядность 12 бит Разрядность 14 бит Регистры Характеристики семейств микроконтроллеров PIC (продолжение) Характеристики 1. Хорошо подходят для управления несложными периферийными устройствами 2. Не имеют системы прерываний 3. Имеют один таймер 4. Работают на частоте до 20 МГц 5. Имеют ограниченные возможности ввода-вывода 6.Не имеют Flash-памяти программ 7.Программируются только в параллельном режиме (исключение составляют РIС12С5хх и PIC16C505, поддерживающие возможность последовательного внутрисхемного программирования) 1.
Хороший выбор для устройств общего применения 2. Наиболее популярны среди микроконтроллеров PIC 3. Имеют наибольшее количество модификаций 4.
Одновекторная система прерываний 5. До трех таймеров 6. Работают на частоте до 20 МГц 7.
Поддерживают расширенные возможности ввода-вывода (аналоговый ввод-вывод, драйвер жидкокристаллического дисплея, последовательный интерфейс и др.) 8. В большинстве своѐм имеют Flash-память программ 9. Поддерживают внутрисхемное программирование в последовательном коде 10. 235 В группу основных периферийных устройств входят: параллельные порты ввода/вывода; каналы последовательного интерфейса; таймеры и таймеры/счётчи; контроллер прерываний.
Кроме того, многие микроконтроллеры имеют дополнительные периферийные устройства: многоканальные аналого-цифровые преобразователи (ADC); цифро-аналоговые преобразователи (DAC); цифровые компараторы; дополнительные запоминающие устройства; широтно-импульсные модуляторы (PWM); устройства для подключения электролюминесцентных и жидкокристаллических индикаторов; другие устройства. Микроконтроллеры NEC 235 236 Семейства микроконтроллеров NEC Семейство Число Число Обозначении Число серий типов серии и типа МК разрядов PD75ZZ 4 75X PD75ZZZ 4 75XL 9 34 PD75ZZZZ 4 17K 7 55 PD17ZZZ 4 PD17ZZZZ 8 78AD 1 9 PD78CZZ 8 78K/O PD780ZZ 8 PD780ZZZ 8 78K/OS PD789ZZZ 8 78K/1 2 8 PD781ZZ 8 78K/ PD782ZZ 8 78K/ PD783ZZ 16 78K/ PD784ZZZ 16 Z = 0, 1., 9 Микроконтроллеры NEC 236 237 Типы микроконтроллеров семейств 75X и 75XL Группа Семейство Серия. Тип PD75ZZZ PD75ZZZZ Число типов Особенности МК Число выводов GP GP ADC FIP LCD 75X 75XL 75X 75XL 75X 75X 75XL Компаратор Компаратор Наименьшие возможности RC-генератор EEPROM Наибольшие возможности EEPROM. KeylessEntry PWM ADC, PWM ADC ADC Микроконтроллеры NEC 237 238 Основные серии микроконтроллеров семейства 78K/0 и 78K/0S Группа JP FIP LCD PP Серия. PD780ZZ PD780ZZZ I 2 C EMI Число типов Особенности МК Число выводов IERAM. DAC DAC IERAM EIRAM. Контроллер шины IE Контроллер инвертора двигателя CAN контроллер, LCD контроллер Контроллер приборной панели автомобиля, LCD контроллер 80 Микроконтроллеры NEC 238 239 Наименования серий и типов микроконтроллеров семейства 78K/3 Серия, тип.
PD783ZZ Число типов Число инструкций Особенности МК Выводы корпуса ADC ADC ADC ADC PWM PWM 12 2, ADC 10 8, DAC ADC 10 8, PWM ADC Микроконтроллеры NEC 239 240 Наименования серий и типов микроконтроллеров семейства 78K/4 Серия, тип. PD784ZZZ I 2 C Число типов Особенности МК Число выводов DAC DAC DAC PWM PWM Микроконтроллеры NEC 240 241 Библиографический список к теме Микроконтроллеры NEC 241 242 Раздел 8. Средства автоматизации проектирования Содержание раздела Тема 17. Пакеты для разработки аппаратных средств микропроцессорных устройств Обзор Тема 18. Средства поддержки разработки программного обеспечения микропроцессорных устройств Общий 242 243 Основные этапы проектирования МПС Эксплуатационные и экономические требования Спецификация на МПC Системные требования к МПC Этап I Формализация требований к системе Системно-алгоритмическое проектирование МПC Этап II Применение средств автоматизации проектирования Разработка ПС Получение загрузочных модулей Тестирование и отладка ПС Этап III Разработка АС и ПС системы Разработка АС Изготовление прототипа АС Контроль АС Интеграция ПС и АС. Отладка макета МПC Полная документация на систему МПC Этап IV Комплексная отладка и приемосдаточные испытания Производство Эксплуатация 243 244 Тема 17. Пакеты для разработки аппаратных средств микропроцессорных устройств 244 245 Процесс разработки аппаратных средств МПС Спецификация аппаратной составляющей Разработка архитектурного состава Функциональное моделирование Разработка принципиальных схемы Файлы принципиальных схем Размещение элементов и трассировка межсоединений Схемотехническое моделирование Отладка аппаратных средств Файлы технологических параметров Изготовление и комплексная отладка Комплексная отладка АС и ПС Пакеты для разработки аппаратных средств микропроцессорных устройств 245 246 Основные модули системы P-CAD.
Редактор схем Schematic Редактор символов Symbol Editor Редактор корпусов Pattern Editor DOC Tools.net.eco InterRoute Gold Advanced Route Редактор печатных плат PCB.lib Интегрированная библиотека InterPlace PLS.pcb Компоненты Набор утилит BDX-utils Автотрассировщики: QuickRoute, ProRoute, Situs, SPECCTRA Диспетчер библиотек Library Executive Пакеты для разработки аппаратных средств микропроцессорных устройств 246. 249 Основные компоненты пакета Quartus II Средства для разработки устройств при помощи графического схемного редактора или на языке VHDL. Компилятор и редактор для размещения разработанной схемы на логику целевого устройства. Средства анализа временных характеристик устройства, таких как время задержки сигнала между входом и выходом и максимальная тактовая частота работы устройства. Редактор временных диаграмм для тестирования и отладки разрабатываемого устройства. Программатор для переноса конфигурации устройства из проекта в интегральные схемы (ИС).
Пакеты для разработки аппаратных средств микропроцессорных устройств 249 250 Библиографический список к теме Лопаткин А.В. P-CAD СПб.: БХВ-Петербург, с.: ил. Пухальский Г. Проектирование микропроцессорных устройств: Учебное пособие для вузов. Цифровая схемотехника: Учеб. Пособие для вузов. СПб.: БВХ-Петербург,.
Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II. Краткое описание и самоучитель. М.: ИП РадиоСофт, с.: ил.
Пакеты для разработки аппаратных средств микропроцессорных устройств 250 251 Тема 18. 255 Основные возможности отладчиков: загрузка программы в память системы (эмулятора, симулятора); вывод состояния и содержимого всех регистров и памяти, и при необходимости, их модификация; управление процессом эмуляции; символьная отладка замена реальных адресов символьными именами переменных; отладка на уровне исходного кода на языке высокого уровня (С, С); обычные и условные точки останова, как частный случай пошаговая трассировка программ. Средства поддержки разработки программного обеспечения микропроцессорных устройств 255 256 Симулятор ADSIM для МК ADuC812. Панель управления отладкой Внутренняя память Внешняя память Дезассемблированный код программы ЦАП и АЦП Регистры Состояние портов Таймеры Текущий адрес и выполняемая инструкция Средства поддержки разработки программного обеспечения микропроцессорных устройств 256 257 Эмулятор для МК семейства AVR Внутрисхемный эмулятор ICE50 Блок питания Эмуляционная головка Интерфейсные кабели для подключения к ПК (RS-232, USB) ПО поддержки эмулятора Выносные платы (адаптеры) Средства поддержки разработки программного обеспечения микропроцессорных устройств 257 258 Эмулятор-отладчик JTAGICE2 для МК AVR. Отладочная плата для 8-бит. МК AVR Отладчик для 8-бит. МК AVR с функцией On-Chip Debugging Средства поддержки разработки программного обеспечения микропроцессорных устройств 258 259 Демонстрационные и отладочные плат для МК AVR, х51 и NEC.
МК NEC 78K0KF2 МК AVR ATmega128 МК PIC18F455 MCBx51 для 44-pin 8051 устройств Средства поддержки разработки программного обеспечения микропроцессорных устройств 259. 260 Программаторы Внутрисхемный программатор PIC-PG1 для МК PIC16F и PIC18F.
Внешний вид Схема Универсальный программатор SmartProg2 и адаптеры. Средства поддержки разработки программного обеспечения микропроцессорных устройств 260 261 Типичные инструменты интегрированной среды разработки Интегрированная среда разработки Компилятор (C, C и др.) Управление проектами Библиотека функций Редактор исходного текста программы Ассемблер Отладчик уровня исходного кода Компановщик (Linker) Симулятор МК Поддержка программатора Программная часть эмулятора Средства поддержки разработки программного обеспечения микропроцессорных устройств 261 262 Среда разработки для х51 Панель компиляции Панель отладки Редактор текста программ.
Менеджер проекта Окно сообщений Среда разработки μvision 3. Средства поддержки разработки программного обеспечения микропроцессорных устройств 262 263 Среда разработки для PIC Панель отладки Дизассемблированный код программы Редактор программ ( язык Си ) Просмотр регистров S F R С л е ж е н и е з а в ы б р а н н ы м и п е р е м е н н ы м и Окно трассировки выполнения программы С т е к MPLAB в режиме отладки. Средства поддержки разработки программного обеспечения микропроцессорных устройств 263.